<p> 約克大學(xué)數(shù)字系統(tǒng)工程理學(xué)碩士項目為期一年，得益于約克大學(xué)健全的智能系統(tǒng)研究團隊的專業(yè)知識和能力，旨在為學(xué)生提供堅實的理論背景和現(xiàn)代數(shù)字系統(tǒng)設(shè)計所需的技術(shù)經(jīng)驗。約克大學(xué)數(shù)字系統(tǒng)工程理學(xué)碩士項目以FPGAs為硬件平臺，以VHDL為設(shè)計語言，將為學(xué)生提供： </p><p>最先進數(shù)字系統(tǒng)設(shè)計方法的全面描述； </p><p>數(shù)字設(shè)備、工具、數(shù)據(jù)網(wǎng)絡(luò)和操作系統(tǒng)的理論和實踐知識； </p><p>學(xué)習(xí)新技術(shù)的能力，以緊跟產(chǎn)業(yè)和研究環(huán)境的新發(fā)展； </p><p>使用行業(yè)標(biāo)準(zhǔn)工具的經(jīng)驗，使他們對未來的雇主更有吸引力； </p><p>團隊工作經(jīng)驗和行業(yè)所需的重要管理技能； </p><p>現(xiàn)代數(shù)字系統(tǒng)設(shè)計不同階段的實用經(jīng)驗，從而構(gòu)建復(fù)雜裝置結(jié)構(gòu)（如，一個基于FPGA的MP3播放器）。 </p>